DIELECTRIC BODY, MANUFACTURE THEREOF, AND SEMICONDUCTOR DEVICE

Patent number:

JP8298260

Publication date:

1996-11-12

Inventor:

FUKUDA TAKUYA; KANAI FUMIYUKI; KATOU

KIYOTAKA

Applicant:

HITACHI LTD

Classification:

- international:

H01L21/768; H01L21/314; H01L23/522; H01L21/70;

H01L21/02; H01L23/52; (IPC1-7): H01L21/314;

H01L21/768

- european:

Application number: JP19960040929 19960228


PURPOSE: To enable a dielectric film which

Priority number(s): JP19960040929 19960228; JP19950039687 19950228

Report a data error here

Abstract of JP8298260

insulates the wirings of a semiconductor device from each other to be lessened in permittivity so as to relax the semiconductor device in wiring delay of signals. CONSTITUTION: A silicon oxyfluoride film with bonds of Si-F and Si-O is used for insulating the wiring of a semiconductor device, SiF2 X2 (X=H, CI, OCH3, OC2 H5, OC3 H7) is used as reaction gas to form a dielectric film. Therefore, a silicon oxyfluoride film with bonds of Si-F and Si-O is smaller in permittivity than a silicon oxyfluoride film which contains bonds of Si-Si and O-F, so that a semiconductor device of this constitution lessened in wiring delay and enhanced in reliability can be manufactured.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平8-298260

(43)公開日 平成8年(1996)11月12日

(51) Int. Cl. 6

識別記号

FΙ

H01L 21/314

21/768

H01L 21/314

Α

21/90

K

審査請求 未請求 請求項の数16 OL (全11頁)

(21)出願番号

特願平8-40929

(22)出願日

平成8年(1996)2月28日

(31)優先権主張番号 特願平7-39687

(32)優先日

平7(1995)2月28日

(33)優先権主張国

日本(JP)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 福田 琢也

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 金井 史幸

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内

(72)発明者 加藤 聖隆

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内

(74)代理人 弁理士 小川 勝男

(54) 【発明の名称】誘電体及びその製造方法並びに半導体装置


(57) 【要約】

【課題】半導体装置の配線間を絶縁する誘電体膜の誘電 率を低減し、信号の配線遅延を緩和する。

【解決手段】Si-F, Si-O結合を有する酸化フッ 化珪素膜を、半導体装置の配線の絶縁に用いる。また、 SiF_1X_1 (X=H, C1, OCH₁, OC, H₁, OC₁ H,)を反応ガスとして用い、誘電体膜を形成する。

【効果】Si-F, Si-O結合を有する酸化フッ化珪 素膜は、Si-Si結合やO-F結合を含んだ酸化フッ 化珪素膜より誘電率が小さいので、配線遅延が少なくな り信頼性の高い半導体装置が製造できる。

図 1



【特許請求の範囲】

【請求項1】フッ素原子と珪素原子の共有結合を有する 酸化フッ化珪素物を含むことを特徴とする誘電体。

【請求項2】請求項1において、酸化フッ化珪素物がさ らに珪素原子と酸素原子の共有結合を有することを特徴 とする誘電体。

【請求項3】赤外吸収スペクトルの低周波側の半値半幅 が30cm-1以下であり、酸化フッ化珪素物を含むことを 特徴とする誘電体。

であり、酸化フッ化珪素物を含むことを特徴とする誘電

【請求項5】比誘電率が2.8以上3.2以下であり、酸 化フッ化珪素物を含むことを特徴とする誘電体。

【請求項6】基板上にSiF,X,ガスを含むガスを導入 し、このガスにSiF,X,が有するフッ素原子と珪素原 子の共有結合を解離させないエネルギーを与えることを 特徴とする誘電体の製造方法。

【請求項7】請求項6において、Xが、H, C1, B r, OCH_1 , OC_1H_2 , OC_1H_2 outtained 20 とを特徴とする誘電体の製造方法。

【請求項8】請求項6において、前記エネルギーが、S i F, X, 1 mol あたり 5 4 1 k J 未満であることを特徴 とする誘電体の製造方法。

【請求項9】請求項6において、前記エネルギーが、C VD装置により与えることを特徴とする誘電体の製造方 法。

【請求項10】請求項6において、前記エネルギーが、 プラズマ処理装置により与えることを特徴とする誘電体 の製造方法。

【請求項11】請求項9において、スパッタを重畳する ことを特徴とする誘電体の製造方法。

【請求項12】請求項10において、ラジオ波によりプ ラズマを生成することを特徴とする誘電体の製造方法。

【請求項13】半導体基板と、

半導体基板の表面上に位置する複数の電極配線と、

複数の配線電極間に位置し、フッ素原子と珪素原子の共 有結合を有する酸化フッ化珪素物を含む誘電体と、を有 することを特徴とする半導体装置。

【請求項14】半導体基板と、

半導体基板の表面上に位置する複数の配線電極と、

複数の配線電極間に位置し、赤外吸収スペクトルの低周 波側の半値半幅が30cm⁻¹以下であり、酸化フッ化珪素 物を含む誘電体と、を有することを特徴とする半導体装 傦.

【請求項15】半導体基板と、

半導体基板の表面上に位置する複数の電極配線と、

複数の配線電極間に位置し、密度が1.8 g/cm3以上 2.4g/cm 以下であり、酸化フッ化珪素物を含む誘電

体、を有することを特徴とする半導体装置。

【請求項16】半導体基板と、

半導体基板の表面上に位置する複数の電極配線と、

複数の配線電極間に位置し、比誘電率が2.8以上3.2 以下であり、酸化フッ化珪素物を含む誘電体と、を有す ることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、誘電体及びその製 造方法並びに半導体装置に係り、特に半導体集積回路装 【請求項4】密度が1.8g/cm³以上2.4g/cm³以下 10 置等において、信号の配線遅延を緩和しかつ耐久性を向 上させるに最適な低誘電率の誘電体に関する。

[0002]

【従来の技術】従来の半導体装置製造プロセスにおい て、電極配線を覆う絶縁膜に誘電率の低い有機膜を用い て電極配線を伝わる信号の配線遅延を緩和する試みがな されてきた。しかし、有機膜による電極配線の絶縁は、 有機膜の耐久性に問題があるため、殆ど実用化されてい ない。

【0003】近年では、耐久性の面から、珪素、酸素、 フッ素からなる誘電体膜 (以下SiOF膜と記す)の形成方 法の開発が進んできている。例えば、 "Preparation of SiOFFilms with Low Dielectric Constant by ECR Pla sma Chemical Vapor Deposition" Extended Abstract o f the 1993 Conference on Solid State Devices an d Materials (1993) p. 158に記載のように、反応ガ スに4フッ化珪素(SiFi)と酸素を用いる方法が知 られている。また、 "Formation Mechanism of Fadded SiO, Films using Plasma CVD" The 16th Procee dingsof Symposium on Dry Process (1994)p.133に 記載のように、酸化珪素膜形成に必要なガスにフッ素系 のガスを添加する方法も知られている。

[0004]

30

【発明が解決しようとする課題】従来のSiOF膜にお いては、膜の誘電率のばらつきが大きく狙いどおりの低 誘電率の膜が形成されなかったり、耐水性が悪いという 問題がある。

【0005】本発明の目的は、上記の問題を解決するこ とにある。

[0006]

【課題を解決するための手段】本発明の誘電体は、フッ 40 素原子と珪素原子の共有結合を有する酸化フッ化珪素物 を含んでいる。

【0007】また、本発明の誘電体の製造方法において は、SiF, X, ガスを含むガスに、SiF, X, が有する フッ素原子と珪素原子の共有結合を解離させない大きさ のエネルギーを与えてSiOF膜を形成する。

【0008】さらに、本発明の半導体装置においては、 半導体基板上に位置する複数の配線電極間に、フッ素原 子と珪素原子の共有結合を有する酸化フッ化珪素物を含 50 む誘電体を設ける。

1

【0009】物質の誘電率は配向分極、イオン分極、及 び電子分極に基づくものの和になる。SiO、あるいは SiOF膜のような無配向物質の誘電率の主成分は、ほ ば電子分極に基づく誘電率になる。電子分極に基づく誘 電率は、構成原子の原子屈折、あるいは原子間結合の電 子グループ屈折より求められる。

【0010】図1は本発明のSiOF膜、図2~図8は 従来知られているSiO, SiO,あるいはSiOX

(X=OF, H, OH, C1) 膜の分子構造を示す。同 図内には、本発明者が原子屈折から求めた比誘電率 ϵ を 10 の成膜について説明する。反応ガス導入管 5 、6 から、 記載している。Fの原子屈折はCF、の分子屈折からC の原子屈折を差し引いて求める。また、Siの原子屈折 はSiF,の分子屈折からFの原子屈折を差し引いて求 OF膜の比誘電率はSiO, SiO, 膜より小さい。さ らに、本発明者の検討によれば、FとOの共有結合を有 する分子構造のSiOF膜よりも、SiとFの共有結合 を有する分子構造のSiOF膜の方がεが小さい。

【0011】図9は結合の解離エネルギーを示す。〇一 F結合は、Si-F結合の1/3程度の弱い結合であ る。このため、〇-F結合を有するSiOF膜よりも、 Si-F結合を有するSiOF膜の方が、 ϵ が小さくか つ化学的に安定である。

【0012】Si-F結合を有する分子構造のSiOF 膜を形成するには、Si-F結合が少なくとも2本あ り、他の2本のSi-X(Xは原子あるいは原子団)結 合エネルギーがSi-F結合エネルギーよりも小さいS iF_1X_1 分子を用いる。図9に示すように、 $Si-H_1$ Si-Cl, Si-O結合エネルギーはSi-F結合エ ネルギーよりも低い。従って、Xが、H, C1, OCH 30 」, OC, H,, OC, H, 等である分子を用いることが良 67.

【0013】Si-Xの結合エネルギーがSi-F結合 エネルギーより低い分子を用いる場合、SiF,X,分子 のSi-Fは結合しているがSi-Xは解離するような 状況を作り出せる。具体的には、SiF,X,分子1mol につき、Si-F結合が解離しない541kJのエネル ギーを与えるように、熱CVD装置の反応温度やプラズ マ処理装置の導入電力を制御する。このような場合、酸 結合する。さらに、酸素の未結合手は、別のSiF,X, 分子における同様のSiに結合する。こうして、図1に 示すようなSiにFが結合した分子構造を有するSiO F膜を形成することができる。

【0014】なお、図9に示すように、Si-H結合エ ネルギーは他のSi-Cl, Si-O結合エネルギーよ りも低い。従って、XがHである分子を用いるとプロセ スマージンを広くすることができる。

[0015]

【発明の実施の形態】以下、本発明を図面を用いて詳細 50 類が少ないことを示す。

に説明する。

【0016】(実施例1)図10はSiOF膜形成に用 いるCVD装置の1種である電子サイクロン共鳴(EC R) - CVD装置である。本装置はマイクロ波導入窓1 を有するプラズマ生成室2,反応室3,磁界発生コイル 4, 反応ガス導入管5及び6, 基板7を保持するホルダ -8,基板7に高周波を印加する高周波源9よりなる。 【0017】まず本発明との比較のために、4フッ化珪 素(SiF.)と酸素(O.)ガスを用いるSiOF膜 それぞれO。を200 (m1/min), SiF。を40 (m l/min) 導入する。反応室3の圧力は排気量を調 整することで0.2(Pa)とする。なお、本図では排気 系は省略している。磁界発生コイル4でプラズマ生成室 2内に0.0875(T)の磁界をかけ、2.45(GH) z) のマイクロ波10を導入してECRプラズマを生成 し、O、とSiF、を反応させることで基板にSiOF 膜を成膜する。ここで、基板には125 (mmφ)のp型 のSi基板を用いる。また、導入マイクロ波パワー(P μ) は600 (W) である。

【0018】成膜速度(D.R) はPμにほぼ比例して増 加するが、 $P\mu = 600$ (W) では、D.R = 0.2 (μ m/min) である。形成膜の ϵ は3.5 程度である。ま た、形成膜の結合状態は、Si-Si結合が〇-Si-O結合の10%, Si-O-F結合がSi-F結合の3 0%含まれる。なお、εは形成膜上にA1電極を形成し て測定することができ、形成膜の結合状態は螢光X線 (XPS) や核磁気共鳴(MNR) で調べることができ る。

【0019】次に、本発明の一実施例である、2フッ化 シラン(SiH,F,)を導入してSiOF膜を形成する 成膜方法について説明する。他の成膜条件は、SiF. の場合と同じである。成膜速度は導入マイクロ波パワー に依存しないが、導入SiH,F,ガス量にほぼ比例して 増加する。導入SiH,F,ガス量が40 (m1/min) では、SiF, の時の場合の約2倍のD.R=0.38 (μm/min) である。成膜速度の増加はSiH,F,の 方がSiF、より分解エネルギーが低いためである。 【0020】図11はSiH,F,とSiF, を用いて形 素は、Si-F結合を2個有しかつXが解離したSiに 40 成したSiOF膜の赤外吸収スペクトルである。SiF , の場合(B)、Si-O振動の中心は1065 (c m⁻¹),低波数側の半値半幅(HWHH)は33 (c m⁻¹) である。また、僅かながら、水分(O-H) も観 測される。

> 【0021】一方、SiH,F,では(A)、Si-O振 動の中心は1080(cm⁻¹),低波数側の半値半幅(H WHH)は24(cm¹)である。なお、中心波数が大き い程、Si-〇結合は強いことを示し、半値半幅が小さ い程、結合のネットワークが単純、すなわち、結合の種

【0022】また、 SiH_1F_1 による形成膜の結合状態を螢光X線(XPS),核磁気共鳴(MNR)で調べると、Si-Si 結合及び、Si-O-F 結合は観測されない。従って、形成膜構造は図1 に示したように、ほぼ Si-OとSi-F 結合により構成されている。赤外スペクトルでO-H が観測されないのは、結合力の弱いSi-O-F を含んでいないためである。

【0023】この形成膜の ε は3.2 程度である。この値は、原子屈折から見積もったSiO₁膜の ε =2.27と実測されるガラス状態のSiO₁の ε =4.0との変換比率 η =1.76を、図1に示すSiOF膜に対して見積もった ε =1.88に乗じた値となっている。

【0024】このように、2フッ化シラン(SiH $_{1}F_{1}$)を導入してSiOF膜を形成すると、成膜速度が向上し、さらに形成されたSiOF膜が殆どSi-Oと Si-F結合により構成されるため、耐水性等の化学的安定性に優れかつ低誘電率の誘電体膜が形成できる。

【0025】(実施例2) SiH_1F_1 の代わりに2塩化2フッ化珪素(SiF_1 Cl₁)を導入して、他の条件は実施例1と同じ条件で成膜すると、形成された膜は、膜20中にClは観測されず、SiOF膜となる。成膜速度も、 SiH_1F_1 を用いた時と殆ど同じで、D.R=0.36(μ m/min)である。 ϵ は、 SiH_1F_1 を用いた時より僅かに高い3.3 程度である。すなわち、 SiF_1 Cl₁を用いると、 SiF_1 を用いるよりも低誘電率の絶縁膜が形成できる。

【0026】また、 SiH_1F_1 の代わりに2臭化2フッ化珪素(SiF_1Br_1)を導入して、他の条件は実施例 1と同じ条件で成膜する場合も、形成された膜からはBrは観測されず、SiOF膜が形成できる。 SiF_1C 1、を導入する場合と同様に、成膜速度はD.R=0.36($\mu m/min$)となり、 ϵ が3.3 程度である低誘電率の誘電体膜が形成できる。

【0027】(実施例3)SiH,F,の代わりにジメトキシ(Dimetoxy)2フッ化珪素(SiF,(OCH,),)を導入して、他の条件は実施例1と同じ条件で成膜すると、形成された膜は、膜中にCは殆ど観測されず、SiOF膜となる。成膜速度は、SiH,F,を用いた時と殆ど同じで、D.R=0.36(μ /min)である。 ϵ は、SiH,F,を用いるより僅かに高く3.3程度である。

【0028】また、 SiH_1F_1 の代わりにジエトキシ(Dietoxy) 2 フッ化珪素(SiF_1 ($0C_1H_1$) $_1$)を導入して、他の条件は実施例 1 と同じ条件で成膜しても、膜中にCは殆ど観測されず、SiOF膜を形成できる。成膜速度D.Rは0.15(μ m/min)であり、 SiH_1F_1 を用いる場合よりも低くなる。これは、 SiF_1 (OC_1H_1) $_1$ の方が、常温での蒸気圧が低いためである。但し、ソース容器と配管を加熱して、必要量の40(m1/min)を導入させるようにすれば、D.Rは0.36(μ m/min)に向上する。なお、 ϵ は3.3程度である。

【0029】SiH,F,の代わりにジプロトキシ(Diprotoxy) 2 フッ化珪素(SiF, $(0C,H_1)_1$)を導入して、他の条件は実施例1と同じ条件で成膜しても、同様にSiOF膜を形成できる。但し、ソース容器と配管を加熱することで、必要量の40 (m1/min) を導入させるようにする。この場合も、D.R=0.36 $(\mu m/min)$, ϵ = 3.3 程度である。

【0030】なお、本発明者の検討によれば、表面に凹 凸のある基板上にSiOF膜を形成する場合の基板表面 10 の被覆状態は、用いるソースが、SiF,(OC,H,),SiF,(OCH,),SiF,(OCH,)

【0031】(実施例4)図12にSiOF膜形成に用いる、平行平板型のRF(RF:Radio Frequency)-CVD装置を示す。本装置は、反応室11、反応ガス導入管5及び6、基板7を保持しかつ基板を加熱できるホルダー12、プラズマ生成用の高周波を印加する高周波源13よりなる。

【0032】まず、本装置により、 SiH_1F_1 と1酸化窒素(N_1O)ガスを用いてSiOF膜を成膜する場合について説明する。成膜は反応ガス導入管 5, 6 から、それぞれ N_1O を 800(m1/min), SiH_1F_1 を200(m1/min) 導入する。反応室 3 の圧力は排気量を調整(排気系は図示省略)することで、200(Pa)とする。 13.6(MH2)の高周波 400(W)を上部電極 14に印加してプラズマを生成し、 N_1O と SiH_1F_1 を反応させることで基板にSiOF膜を成膜する。基板温度は 350(C) とする。

【0033】 SiF,を用いた場合には、膜形成は殆どできないが、SiH,F,を用いると形成速度D.R=0.20(μ /min)で形成できる。SiH,F,を用い、N,Oの代わりにO,を用いてもSiOF膜を形成できるが、D.R=0.1(μ /min)以下となる。SiF,を用いた場合には、Si-Fの結合エネルギーが大きいため膜形成は殆どできないが、結合エネルギーが小さいSi-Hを有するSiH,F,を用いるとRFプラズマでもSiOFを成膜できる。

【0034】このように O_1 の代わりに N_1 Oを用いると成膜速度が向上するのは、 N_1 Oの方が O_1 よりも活40 性酸素の生成エネルギーが低いためである。なお、形成された S_1 OF膜の誘電率 ϵ は3.2程度である。

【0035】上述のように、SiH,F,を用いると、R Fプラズマでも低誘電率のSiOF膜を形成することが できる。

【0036】 (実施例5) 図13にSiOF膜形成に用いるICP (ICP:Inductively Coupled Plasma) — CVD装置を示す。本装置は、石英製の反応室15, 反応ガス導入管5及び6, 基板7を保持するホルダー16, プラズマ生成用の高周波を印加するコイル17より

50 なる。

30

【0037】先ず、本発明との比較のために、本装置に より、SiF、と酸素ガスを用いてSiOF膜を成膜す る場合について説明する。成膜は反応ガス導入管5,6 から、それぞれO, を200 (m1/min), SiF, を40 (m1/min) 導入する。反応室3の圧力は排気 量を調整(排気系は図示省略)することで、0.2(Pa) とする。13.6 (MHz) の高周波1 (kW) をコイル 17に印加してプラズマを生成し、Oz とSiF。を反 応させることで基板にSiOF膜を成膜できる。D.R =0.2 (μ /min) であり、形成膜の ϵ は3.5程度で ある。また形成膜の結合状態は、Si-Si結合がO-Si-O結合の10%、Si-O-F結合がSi-F結 合の30%含まれる。

【0038】次に、2フッ化シラン(SiH,F,)を導 入してもSiOF膜を形成する本発明の実施例について 説明する。他の成膜条件は、SiF、のときと同じであ る。SiF, の時の場合の約2倍のD.R=0.38 (μ /min) である。成膜速度の増加はSiH,F,の方がS i F、より分解エネルギーが低いためである。

【0039】SiH,F,とSiF, を用いて形成したS iOF膜の赤外吸収スペクトルにおいては、ECRプラ ズマのときと同じく、SiF、の場合、Si-〇振動の 中心は1065 (cm⁻¹), 低波数側の半値半幅 (HWH H) は33 (cm⁻¹) である。また、僅かながら、水分 (O-H) も観測される。一方、SiH,F,では、Si - O振動の中心は1080 (cm⁻¹), 低波数側の半値半 幅 (HWHH) は24cm⁻¹) である。

【0040】またSiH,F,による形成膜には、Si-Si結合及び、Si-〇-F結合は観測されない。従っ て、形成膜構造は、殆どSi-OとSi-F結合により 構成されている。赤外スペクトルでO-Hが観測されな いのは、結合力の弱いSi-〇-Fを含んでいないため である。なお、実施例4と同様に、εは3.2 程度であ り、低誘電率の膜が形成できる。また本形成膜は、化学 的安定性が高い。

【0041】上述のように、SiH,F,を用いると、I CPプラズマでも低誘電のSiOF膜を形成することが できる。

【0042】 (実施例6)上記各実施例では、図14に 配線18をSiOF膜19で被覆する場合、形成膜上の 凹部の幅が配線間の間隔よりも狭くなる。このため、多 層配線のために第2の配線を膜上に形成する場合、第2 の配線の断線率が高くなり歩留まりの低下を招く。これ を防ぐためには、SiH,とO,を用いたSiO,成膜で は、スパッタを重畳させればよい。スパッタを重畳する 成膜の参考例として、図10の装置を用い、SiF.の 代わりにSiH,を用いてSiO,を成膜する場合につい て説明する。ただし、この場合、基板には高周波電源9 から、400 (KHz) を400 (W) を印加し、他の 50 常のSiO, 膜の間の組成を持った膜により、このB.

条件は実施例1と同じにする。

【0043】スパッタを重畳させない場合の成膜速度 は、D. R = 0.38 (μ /min) であり、スパッタを重 畳させた場合の成膜速度は、3割減の0.27 (μ/mi n) である。成膜速度の減少分がスパッタ速度 S. R であ り、この場合はS. $R = 0.11(\mu / min)$ となる。この 時の成膜状態を図15に示す。成膜状態はD.RとS.R の比で決定される。D. Rは導入SiH、量を増やすこと で増大させることができるが、S.Rは導入O.量を増や 10 しても増大させることはできない。なお、形成膜の比誘 電率 ε は 4.0 程度である。

【0044】一方本発明の実施例であるSiH,F,とO でSiOF膜を形成する場合、スパッタを重畳させな い場合の成膜速度は、D. R = 0.38 (μ/min) であ り、スパッタを重畳させた場合の成膜速度は、5割減の 0.19 (μ/min) である。減少分の0.19 (μ/mi n) がS.Rであり、SiH.を用いる場合よりも大きい 値を示す。スパッタを重畳させた場合のスパッタ速度 S.R の著しい向上は、SiH,F,のFが膜をエッチン グするためである。S.Rが向上した分、D.Rを、Si H, F, 量を増やすことにより増大させることができる。 このようにして、D. R = 0.66 (μ /min) となるS iH,F,量条件で配線上に膜形成したところ、すなわち 実効的な成膜速度が 0.66 (μ/min) で配線上に膜形 成すると、成膜状態は図15に示すようになる。このと き、形成膜の比誘電率 ε は3.2 程度である。

【0045】このように、SiH,F,を用いスパッタを 重畳させて成膜すると、低誘電率の膜を形成できるばか りでなく、装置電源等の増大化を招くことなく、実効的 な成膜速度の向上が図れる。

【0046】さらに第2の配線の断線率を下げ、歩留ま りの向上を図るには、図15に示すような形状を形成し た後、塗布膜を形成して平坦化したり、あるいはエッチ ングバックをかけて余分な膜の凸部を除去して、図16 に示すような膜構造を作っても良い。エッチングバック の代わりに、機械的-化学的研磨(CMP)をしても良

【0047】 (実施例7) 図17は、本発明者の検討結 果である、各種形成条件により成膜されるSiOF膜の誘電 示すように、半導体装置の半導体基板表面に設けられる 40 率 ε と赤外スペクトルにおける S i - O ピークの低波数 側での半値半幅HWHHの関係を示す。 ϵ とHWHHに は強い相関関係がある。低誘電率のSiOF膜を作るには、 赤外スペクトルで得られるSi-〇ピークの低波数側で の半値半幅HWHHが30cm⁻¹以下のSiOF膜を形成 すればよい。

> 【0048】 (実施例8) 実施例1でSiFiを用いて 形成するSiOF膜の絶縁破壊電界B.Vは5 (MV/c m) 程度である。通常のSiO,膜では、B.V=9 (M V/cm) である。これまで記述してきたSiOF膜と通

V を向上できる。

【0049】参考例として、実施例1でのSiF,40 の代わりに、SiH,を20 (ml/min) とSiF,を 20(m1/min)用いる成膜方法がある。この場合、形 成膜の成膜速度D. Rは0.19(µm/min) である。形 成される膜の組成が、SiOF膜と通常のSiOg膜の 間の組成であれば、 $\epsilon = 3.75$ 近傍の値を示す。しか し、SiF、を用いて形成したSiOF膜の ϵ は3.9 程度である。すなわち、SiF、をFのドーピングガス を用いても、殆どフッ素ドープできない。これは、Si F, のSi-F結合が、SiH, のSi-H結合よりも 著しく高いため、プラズマへ投入したエネルギーが殆 ど、SiF、の解離に使われず、SiH、の解離に使わ れてしまうためである。

9

【0050】一方、本発明の実施例である、実施例1で のSiF,40 (ml/min) の代わりに、SiH,を2 0 (m 1/min) とSiH,F,を20 (m 1/min) を用 いる成膜方法がある。成膜速度D. Rは0.38(μ/mi n) である。形成したSiOF膜の比誘電率を測定した ところ、 $\varepsilon = 3.75$ であった。すなわち、形成膜はS iOF膜と通常のSiO、膜の間の組成になる。これ は、SiH,F,のSi-H結合エネルギーがSiH,の Si-H結合エネルギーと同程度であるため、プラズマ へ投入するエネルギーがSiH,F,とSiH,の解離に 均等に使われるためである。 $\varepsilon = 3.2$ から $\varepsilon = 4.0$ までの範囲でεは流量比(SiH,F,/SiH,)の一 次関数となるので、εの制御が容易になる。

【0051】このように、フッ素ドーピング用としても SiH,F,は好適である。

【0052】 (実施例9) 図21は本発明を実施した絶 30 縁膜が用いられるSRAMの断面構造を示す。本SRA Mは、以下のプロセスにより、製造される。

【0053】p型シリコン基板1に選択酸化法(LOC OS) によりフィールド酸化膜2が形成された後、所定 の場所に、ゲート7及びn型拡散層4,5を有する第1 のトランジスタと、フィールド酸化膜2を挟んで第1の トランジスタに隣接する第2のトランジスタが形成され る。次に、拡散層4,5上にローカル配線となるチタン シリサイド (TiSi,) 膜24が形成される。この膜 の不要部分は、ホトリソグラフィー及びエッチングによ 40 って除去される。このあと、基板の全面に、燐と硼素を 含有する酸化珪素膜(BSPG)のような絶縁膜が形成 される。絶縁膜の段差が750℃でのリフローにより緩 和される。続いて、プラズマCVD法により、450℃ でSiO,膜が形成される。SiO,膜とステップdで形 成される絶縁膜の積層体に化学的機械的研磨(СМР) が施されることにより、平坦化パッシベーション絶縁膜 9が形成される。さらに、チタンシリサイド (TiSi 1) 膜24上に、ホトリソグラフィー及びエッチングによ ってコンタクトホールが形成される。コンタクトホール 50 珪素膜(BSPG)のような絶縁膜が形成される。続い

内には、タングステンからなる、ビットラインや配線層 の接続プラグが形成される。次に、引出線連結のための パッド及び1層目の配線層11が形成される。

10

【0054】この配線層11が形成された後、SiF, H,を用いプラズマCVD法によりSiOF膜(比誘電 率3.3)が基板上の全面に形成される。SiOF膜に 化学的機械的研磨(CMP)が施されることにより、1 層目の平坦化絶縁膜12が形成される。平坦化絶縁膜1 2にはコンタクトホールが形成され、そしてコンタクト ホール内にタングステンからなるプラグ16,17が形 成される。続いて、2層目の配線層14が形成された 後、SiF,H,を用いて、SiOF膜からなる絶縁膜1 5が形成される。絶縁膜15には、スルーホールと、タ ングステンからなるプラグ16,17と、が形成され る。

【0055】その後、同様のプロセスによって、3層目 の配線層20,3層目の平坦化絶縁膜19,プラグ2 1, 4層目の配線層22, 4層目の平坦化絶縁膜23が 形成される。

【0056】本発明者の検討によれば、上記のようなS RAMにおいて、信号遅延時間は22psである。これ に対し、絶縁膜がSiH,を用いて形成されるSiO,膜 であると信号遅延時間は28psであり、絶縁膜がSi F. を用いて形成されるSiOF膜であると信号遅延時 間は25psである。また、100000時間に相当する加速 試験において、従来のSRAMでは信号遅延時間が22 ~36 ps程度に大きくばらつくが、本発明を実施した SRAMでは信号遅延時間は殆ど変化しない。従って、 SiF,H,を用いて形成されるSiOF膜を配線間の絶 縁膜として使用すれば、SRAMにおける信号遅延が低 減されるとともに、SRAMの信頼性が向上する。この ような効果は、集積度が大きくなり配線間の距離が微細 になるほど顕著である。

【0057】図22は本発明を実施した絶縁膜が用いら れるDRAMの断面構造を示す。図23は本DRAMの メモリセルの上面図である。これらの図中、BL,WL はそれぞれビットライン,ワードラインを示す。SNc ont, BL contはそれぞれストレージノードへの接続 部、ピットラインへの接続部を示す。SAはメモリセル と投影面積を示し、x、yはメモリセルの寸法を示す。 256MビットDRAMの場合、x, yはそれぞれ0.85 μ m, 0.65μ mである。本DRAMは、以下のプロ セスにより製造される。

【0058】p型シリコン基板1に選択酸化法(LOC OS)によりフィールド酸化膜2が形成された後、所定 の場所に、ゲート7及びn型拡散層4,5を有する第1 のトランジスタと、フィールド酸化膜2を挟んで第1の トランジスタに隣接する第2のトランジスタが形成され る。このあと、基板の全面に、燐と硼素を含有する酸化

11

て、プラズマCVD法によりSiO.膜が形成される。SiO.膜と絶縁膜の積層体に化学的機械的研磨(CMP)が施されることにより、平坦化パッシベーション絶縁膜9が形成される。平坦化パッシベーション絶縁膜9にはコンタクトホールが形成される。コンタクトホール内には、燐ドープシリコンからなり、ビットラインBL、ストレージノードSN、及び1層目の配線層が接続される接続プラグ10が形成される。次に、ビットラインBLおよびストレージノードSNが連結されるパッドと、配線層11とが形成される。パッド及び配線層は、どちらもTiN/A1/TiN積層構造を有し、同時に形成される。

【0059】この配線層11が形成された後、SiF, H,を用いプラズマCVD法によりSiOF膜が基板上の全面に形成される。SiOF膜に化学的機械的研磨(CMP)が施されることにより、1層目の平坦化絶縁膜12が形成される。平坦化絶縁膜12にはコンタクトホールが形成され、そしてコンタクトホール内にタングステンからなるプラグ13,14が形成される。

【0060】次に、キャパシタが形成される。キャパシ 20 タ形成部の投影領域の寸法は、 $0.65\,\mu\,\mathrm{m}\times0.65\,\mu\,\mathrm{m}$ である。キャパシタは、電荷蓄積容量を大きくするため に、高さ $0.5\,\mu\,\mathrm{m}$ の筒状構造を有する。キャパシタ は、以下のようにして形成される。

【0061】CVD法により形成される厚さ0.2μm のタングステン膜がホトリソグラフィー及びドライエッ チングにより加工されることにより、ストレージノード SNの下部電極が形成される。次に、ストレージノード SNの側面電極の形成のために、厚さ0.3 μmのSi O,膜が堆積される。本SiO,膜は、ホトリソグラフ ィー及びドライエッチングにより、 $0.4 \mu m \times 0.4 \mu$ mの柱状プロックに加工される。柱状プロックの上には CVD法により厚さ 0.2 μm のタングステン膜が形成 される。タングステン膜は、エッチングバックにより加 工されて、ストレージノードSNの側壁となる。このあ と、不要となった柱状プロックは、ウェットエッチング により除去される。続いて、5酸化タンタル(Ta,O,) 膜がCVD法により形成された後、この膜の不要部分が ホトリソグラフィー及びドライエッチングにより除去さ れる。次に、厚さ 0.2 μm 窒化チタン (TiN) 膜を 40 全面に形成する。窒化チタン膜のプレート電極PL引出 部がホトリソグラフィーによりレジストで被われた後、 エッチングバックによりプレート電極PLが形成され る。この時点で、プラグ14上に寸法0.5μm×0.5 μ mのキャパシタが形成される。次に、TiN膜, Al膜、TiN膜を順次形成された後、この積層体がホトリ ソグラフィーおよびドライエッチングにより加工される ことにより、周辺回路の配線層が形成される。

【0062】この後、キャパシタの保護と2層目の配線 層の絶縁とのために、絶縁膜が形成される。本絶縁膜 は、有機シランを用いて形成される酸化膜からなる。次に、スルーホールと、タングステンからなるプラグ16,17とが形成される。なお、タングステンの選択成長法により、図22のような高さの異なるプラグ16,17の形成が可能になる。

【0063】次に、3層目の配線層18およびパッド19が形成される。さらに、前述した方法により、3層目の平坦化SiOF絶縁膜20が形成される。その後、上述した手順により、プラグ21、4層目の配線層22、及び4層目の平坦化絶縁膜23が形成される。

【0064】本発明者の検討によれば、200時間のプレッシャークッカー試験における不良発生率は、本発明を実施した上記のようなDRAMでは3%程度である。これに対し、絶縁膜がSiH、を用いて形成されるSiO、膜であると不良発生率は38%程度であり、絶縁膜がSiF、を用いて形成されるSiOF膜であると不良発生率62%程度である。従って、SiF,H、を用いて形成されるSiOF膜を絶縁膜として使用すれば、DRAMの信頼性が向上する。

【0065】さらに、本発明者は、SiH, F, を用いて形成したSiOF膜をTFT-LCDのゲート絶縁膜として用いてTFT特性について検討した。また、従来から使用されていたSiH, により形成したSiO, 膜をつけたTFTについても検討した。これによると、SiOF膜を用いた場合、移動度 μ は 0.6 (cm^2/v . s) 程度であり、-方、SiO,膜を用いた場合 μ = 0.4 (cm^2/v . s) 程度である。このような μ の差は、SiH, F, を用いるとプラズマ中に遊離するフッ素が膜形成面を平滑化するために生じる。

30 【0066】なお、SiOF膜には疎水性があるので、 LSI,パワートランジスタ、TFT用のパッシベーショ ン膜にも好適である。

【0067】(実施例10)実施例1のような装置及び方法で、反応圧力,導入パワー、及びガス流量を変化させて形成されるSiOF膜について、本発明者が検討した結果を説明する。図18は、形成膜の比誘電率と密度の関係を示す。比誘電率は、密度に依存し、特に密度が $1.8\sim2.4$ (g/cm^{-1}) でほぼ密度の一次関数となる。すなわち、この密度範囲では、密度を下げることで低誘電率化が図れる。

【0068】図19は、形成膜の絶縁破壊電界と密度の関係を示す。密度が1.8(g/cm⁻¹)以上では、配線間の絶縁膜として十分な絶縁破壊電界を示す。

【0069】以上のように、密度が1.8(g/cm⁻¹)以上2.4(g/cm⁻¹)以下のSiOF膜が、低誘電率絶縁膜として好ましい。

【0070】(実施例11)実施例10のSiOF膜の 脱水分量について、本発明者が検討した結果について説 明する。

50 【0071】図20は、形成膜の比誘電率と、膜を60

0 (℃) に加熱したときに出てくる脱水分量の関係を示す。ただし、脱水分量の値は、実施例1のSiH₁F₁を用いて形成する膜の比誘電率の値で規格化されている。図が示すように、比誘電率が2.8~3.2で、脱水分量は一定であるが、比誘電率が2.8以下及び3.2以上で増加する。比誘電率が2.8 未満では、密度低下のため膜内において膜物質が粗な位置が生じ、粗となる原因位置に空気中の水分が取り込まれるために脱水分量が増加する。また、比誘電率が3.2 よりも大きいと、O-F結合やSi-Si結合があるために、空気中の水分ある 10 いは水分中の水酸基OHが膜中に取り込まれやすいため、脱水分量が増加する。

【0072】このように、膜の水分含有量を低減するためには、比誘電率が $2.8\sim3.2$ の膜を用いることが好ましい。このような膜を用いれば、LSI等の半導体装置の信頼性が向上する。

【0073】なお、酸化性ガスの代わりに、N₁, NH, 等の窒化性ガスを用いると、SiNF膜が形成できる。SiH, F₁と窒化性のN₁, NH, 等のガスからSiNF膜を形成し、これをTFTゲート膜に用いると、SiH, を20用いて形成したSiN膜をゲート膜として用いるTFTより良好な特性が得られる。このように、SiH, F₁は半導体のゲート絶縁膜形成に好適である。

[0074]

【発明の効果】本発明によれば、低誘電率でかつ信頼性 の高い誘電体膜が形成できるため、信号の配線遅延の少 ない半導体装置や特性の優れた半導体装置の製造ができ る。また、低誘電率でかつ信頼性の高い誘電体膜が効率 良く形成できるため、半導体装置の製造価格を低減でき る効果もある。

【図面の簡単な説明】

【図1】本発明のSiOF膜構造。

【図2】膜構造と誘電率。

【図3】膜構造と誘電率。

【図4】膜構造と誘電率。

【図5】膜構造と誘電率。

【図6】膜構造と誘電率。

【図7】膜構造と誘電率。

【図8】膜構造と誘電率。

【図9】結合エネルギーと活性酸素の生成エネルギー。

【図10】成膜装置の一例。

【図11】形成膜の赤外吸収スペクトル例。

【図12】成膜装置の一例。

【図13】成膜装置の一例。

【図14】配線上の膜形成状況。

【図15】配線上の膜形成状況。

【図16】配線上の膜形成状況。

【図17】誘電率と半値半幅の関係。

【図18】形成膜の密度と比誘電率の関係。

【図19】形成膜の密度と絶縁破壊電界の関係。

【図20】形成膜の比誘電率と脱水分量の関係。

【図21】本発明のSiOF膜が用いられるSRAMの 断面構造。


【図22】本発明のSiOF膜が用いられるDRAMの 断面構造。

【図23】図22のDRAMにおけるメモリセルの上面図。


【符号の説明】

5, 6…反応ガス導入管、7…基板、HWHH…半値半幅、14…上部電極、17…コイル、18…配線、19 30 ~21…SiOF膜。


【図1】 【図2】





c=1,88




【図17】















[図20]



[図22]



